如何使UVM build_phase与SVunit中的构建函数配合使用

时间:2016-12-07 08:30:12

标签: unit-testing system-verilog uvm

我是UVM和SVunit的新手。当我试图为记分板编写单元测试时,我发现如果uvm_analysis_imp端口在记分板的构建阶段实例化,并且我们将它连接到记分板_unit_test的构建函数中的uvm_analysis_port模块,会出现空句柄问题。似乎记分板的构建阶段比模块内的build()函数执行得晚。如果我将uvm_analysis_imp的instatiation放入记分板的构造函数中,则没有问题。但我们不能简单地改变UUT以适应我们的测试吗?如果我仍然希望在构建阶段保持每个实例,我该怎么办?

1 个答案:

答案 0 :(得分:0)

我认为你想要实例化SV中的TLM端口,以便将数据从SVunit传输到UVM,并进行同步化。我相信你不能在SVunit中使用uvm_analysis_imp端口,因为SVunit只是不知道这是什么对象。 我认为你需要在UVM的run_phase中进行SVunit和UVM代码之间的同步。 因此,您可以定义某个事件来进行同步,而不是使用其他函数来传输数据。或者你可以在那里用户邮箱