如何生成VHDL块之间的连接列表？

Question

我想生成一个VHDL文件中高级VHDL块之间所有信号连接的列表。

例如，这是Quartus的RTL查看器所做的，但是以图形方式。

我希望我的结果是文本而不是图形，看起来像这样：

Block A:
input: block_a_instance_name.signal_name <- block_b_instance_name.signal_name
input: block_a_instance_name.signal_name <- block_c_instance_name.signal_name
output: block_a_instance_name.signal_name -> block_d_instance_name.signal_name

BLOCK B:
input: block_b_instance_name.signal_name <- block_b_instance_name.signal_name
input: block_b_instance_name.signal_name <- block_c_instance_name.signal_name

它不必看起来像这样，但它应该传达这种一般的高级连接信息。

使用Quartus或其他VHDL工具的任何方法都可以吗？

Answer 1

该格式与标准VHDL端口映射看起来并不相同。应该可以使用快速的Perl脚本。