如何告诉modelsim在PSL断言触发时退出？

Question

我使用modelsim（Mentor，v104）进行VHDL模拟。我使用例如嵌入式PSL断言。这种风格

-- psl assert always (
-- {ADCClockxQ.ClkxE} |-> {AmplitudeDataxQ.DxE})
-- abort not ADCClockxQ.ValidxS
-- report "Amplitude data enable not correctly aligned with turn clock";

问题是，当断言失败时，即使我通过发出以下命令告诉他这样做，modelsim也不会停止并退出模拟：

assertion fail -action exit

模拟才会继续。

这会造成麻烦，例如当使用python VUnit时，它不会将此识别为失败条件。所以最后，VUnit报告测试平台通过了OK，但事实并非如此，因为它忽略了嵌入式PSL断言。

如何设置modelsim，PSL断言停止模拟？