我可以像这样降低时钟速度吗？

Question

logic [28:0] count;
always@ (posedge clk)

if (reset)
    state<= S0;
else
begin
    count=count+1;
    case(speed)
        2'b00: if(count[23]) state<=nextstate;
        2'b01: if(count[24]) state<=nextstate;
        2'b10: if(count[25]) state<=nextstate;            
        2'b11: if(count[26]) state<=nextstate;
        default: state<=nextstate;

    endcase
end

速度是一个输入，我试图在我的状态寄存器中降低时钟速度，我在合成时没有错误但输出错误。当我改变速度时输出速度变慢但是我的所有LED都以低电压点亮并且我恢复到相同状态，被卡住了。

Answer 1

我通过在每个次状态之前设置计数0来修复它