VHDL编码风格和最佳实践参考指南

Question

您是否知道有关良好的VHDL编码风格指南和良好做法指南？使用sw有很多材料，但是使用VHDL我没有看到参考示例。我想因为每个制造商都有自己的综合工具，代码解释也会发生变化。

我正在寻找一本简短的指南，而不是一本大书。

谢谢！

Answer 1

一般来说，我经常使用的快速参考指南是

http://allaboutfpga.com/category/vhdl/那里的例子有很好的语法和注释，它主要是优化的VHDL，更适合学习它，所以可能有用也可能没用。

如果您使用的是Xilinx工具，他们会为您可能遇到的各种操作或情况提供模板。如果您想避免使用重用方法（{{3}等书籍，我建议您熟悉这些模板。 }）或VHDL的设计者指南。

通常只是理解的其他经验法则就是在端口上使用std_logic，列表可读性，注册输出和尽可能模块化。