我想知道如果我的FPGA板是5CSEMA5F31C6N DE1-SOC，我可以在一个项目中生成多少LPM_DIV（Altera分频器）。
我打算做一个项目，我必须通过同时工作的多个分频器（相同的时钟）处理数据，总量变化，从4到4096不等。我想知道这是否在某种程度上可行FPGA。
PD：朋友告诉我，生成大量分频器实际上是可行的，但仅在模拟中，而不是在FPGA中合成，Quartus II会给我一个报告，说明有多少逻辑门我缺乏完成要求。答案 0 :(得分：1)
请记住，HDL会实例化物理电路，而这些电路不会因为您不再需要它而神奇地消失。您需要将系统设计为始终具有所有4096个分频器，并且仅从您使用的分频器中获取输出。
分隔符的数量取决于您如何配置它们：输入大小，流水线，优化方法。一个具有注册输出的64/64分频器使用DE1-SoC上的~2300（7％）ALM，这意味着您可以在芯片上安装~14个分频器。使用不同的输入参数，您将获得不同的结果。
如果您合成了一个分频器，Quartus将为您提供每种类型所用资源的百分比。从那以后，应该很容易确定你可以适应的分隔数量。