什么时候在VHDL设计中使用块语句，什么时候不使用？

Question

我来自SW世界，最近我开始用VHDL创建FPGA设计。我已经阅读了block并发语句及其主要用途，如组织架构分组并发代码和保护信号，这是不值得推荐的。

但这是实现相同功能的众多可能性之一。例如，我已经实现了具有VHDL功能的CRC帧检查器。它有一位值输入，并返回一个寄存器，其中包含所有位输入的累计CRC值。

我认为可以使用block实现相同的功能。资源利用的最佳选择是什么？你何时会使用block而什么时候不会？哪个是实施block的最佳案例？

谢谢，

Answer 1

资源利用的最佳选择是什么？

在资源利用方面，有block之间应该没有区别。这假设您正在创建相同的逻辑。

您何时会使用block，何时不会？

与软件类似，您希望使用block语句的唯一原因是您希望限制代码的一部分中使用的变量的范围。这可以显着提高大型设计中的代码可读性，其中信号可以在同一区域中声明和使用。

我不建议任何人在小型设计中使用block语句，或者组件实例化更合适。

实现块的最佳情况是什么？

当它提高代码可读性时。