当我们想要在始终阻塞中使用它们时,我们如何声明导线(数字电路中的互连)?

时间:2016-11-04 10:19:38

标签: verilog

我想宣布一条线,我也想在一个总是阻止它。该线是bcd加法器的输出,它作为输入进入解码器。我该如何申报? wire reg Areg AOutput reg Ainput reg A

2 个答案:

答案 0 :(得分:0)

将其声明为输出reg A.它将起作用。

答案 1 :(得分:0)

如果它是一个有驱动值的导线,那么你就无法覆盖该值。

您可以在always块中使用该值。如果您要设置一个值,并且仅从始终块声明为reg

wire dout;
reg  dat;
modulex instance_1 (.dout( dout) );

always @* begin
  dat = dout ;
end

注意:在modulex中,dout可以声明为电线或注册,它是特定于模块的,不必维护'类型'跨层次。