如何在系统verilog中使用fork块生成

时间:2016-10-20 01:42:36

标签: system-verilog

喜爱 在我的测试用例中,我编写了一个类似下面的程序"

define NUM_TEST 10
program test();
   bit [31:0] a[NUM_TEST]; 
   bit [31:0] b[`NUM_TEST]; 
   .... 
   initial begin 
     ..... 
     fork 
        aaa (a[0], b[0]); 
        aaa (a[1], b[1]); 
        ................ 
        aaa (a[9], b[9]); 
     join 
     ..... 
  end 
  task aaa (bit [31:0] a, bit [31:0] b); 
    ..... 
  endtask 
endmodule

如您所见,我用NUM_TEST时间调用任务aaa(我希望同时执行所有任务)。有没有办法减少我的代码,如:

  **fork
      genvar k;
      generate
         (for k=0; k<NUM_TEST; k++) 
            aaa(a[k], b[k]); 
      endgenerate 
    join** 

(当然,上面的代码是错误的语法);

仅供参考:我不想使用:

   fork 
      for (int i=0; i<`NUM_TEST; i++) 
        aaa(a[i], b[i]); 
   join 

- &GT;这对我的想法是错误的,因为任务按顺序执行,而不是同时执行。

请帮帮我:(

1 个答案:

答案 0 :(得分:3)

您想要的是fork/join_nonewait fork

的组合
module test;
`define NUM_TEST 10
program test();
   bit [31:0] a[`NUM_TEST]; 
   bit [31:0] b[`NUM_TEST]; 
   .... 

 initial begin 
     ..... 
       for (int i=0; i<`NUM_TEST; i++) 
         fork
            automatic int j = i;        
            aaa(a[j], b[j]); 
         join_none
       wait fork;
     ....
   end