标签： assembly mips decode pipeline microprocessors
假设在5阶段管道中，如果依赖于其他指令的指令在Decode阶段等待，那么我们是否可以忽略WAR / WAW依赖性检查对于陷入解码阶段并将它们传递到下一阶段（EX）的指令？会有可能吗？