SystemVerilog中的位数据类型

Question

  bit id_pkt ;
  id_pkt++ ;

我在学习SV的某些方面时发现了这段代码。现在，不是＆＃39; bit＆＃39; 2状态数据类型？所以从技术上讲它应该只采取0或1吗？如何继续增加位数据类型的变量？或者是一个位类型变量有一些默认的32位分配给它？所以这也是一个有效的位变量 - ＆gt; 110000？

Answer 1

是的，单个位只能取值0和1.因此 .parent{ position: relative; } .block{ display: block; position: absolute; width: 100%; height: 100%; top: 0; left: 0; }将值从0切换为1，将1切换为0。

Answer 2

module testthebit ;
 initial begin
   bit wr_rd ;

for (int i = 0; i<10; i++)
  begin 
    $display(" The value of wr_rd is %0h",wr_rd) ;
    wr_rd++ ;

  end
 end

endmodule

是的，所以我写了这个模块，结果就像你预测的那样@ dave_59： -

wr_rd的值为0

wr_rd的值是1

wr_rd的值为0

wr_rd的值是1

wr_rd的值为0

wr_rd的值是1

wr_rd的值为0

wr_rd的值是1

wr_rd的值为0

wr_rd的值是1