你能为UVM中的单个寄存器设置uvm_backdoor访问吗？

Question

我正在尝试使用add_hdl_path和add_hdl_path_slice方法来配置寄存器包中特定寄存器的后门访问。

您可以为单个寄存器设置uvm_backdoor，还是需要设置整个寄存器映射？

我得到的错误如下： Block没有为抽象'RTL'定义hdl路径。

这似乎正在为其父uvm_reg_block寻找hdl路径的“RTL”队列。

Answer 1

您可以为reg模型的最顶层包装器设置hdl路径。之后，您可以设置各个寄存器的相对路径，您应该能够单独访问寄存器。

top_reg_block.set_hdl_path_root（ “top_tb”）;

个人注册

top_reg_block.block_level.reg.add_hdl_path_slice（“dut.block.reg”，0,1）;

OR

top_reg_block.block_level.reg.add_hdl_path（'{'{“dut.block.reg”，0,1}}）;