素数检测器在0到101之间,数字逻辑卡诺图

时间:2016-04-25 22:14:50

标签: vhdl verilog primes karnaugh-map

对于101的输入,需要有7位,但我不知道如何开始绘制带有7个变量的k-map ...

Here's关于做5变量k-map的教程,SOP方程是:

F = a' B' e + a' B' C' d + b c d' e + a c d e + b' C' e + a' C' d e

我猜可以在VHDL中使用,输入一些数字,如果数字是素数(例如7),F将输出1,如果数字不是,则输出0。但是这个等式只支持最多31个数,我如何找到一个涵盖0到101之间的素数的等式?

我将如何开始制作k-map?我的输入是否也会像youtube示例中那样独立?

1 个答案:

答案 0 :(得分:4)

按照以下步骤操作:

  1. 将真值表设为0到101,其中F应为1为素数。
  2. 插入真值表here
  3. 获得简化的布尔方程和Rock !!
  4. 对于超过六个变量,处理K-Map Squares太麻烦太多了。您可以使用制表方法 Quine-McCluskey )。见link