我有一个非常基本的问题。我正在研究的架构提供了内存映射 协处理器接口。有人可以确认我理解这个概念：
如果我连接了一个协处理器，则保留总线系统上的一些存储区域 与协处理器通信，即发送和读取数据，执行命令等。
或者，存在紧密耦合的方法，我假设有另一种机制用于与协处理器通信，并且由于协处理器更接近主机，因此开销较小，是吗？
非常感谢您对这个微不足道的问题有所了解;）。
答案 0 :(得分：1)
我认为你的理解基本上是正确的，除了保留的是地址空间的一部分，它可能与任何地方的任何“真实”内存都不对应，它只是一种使用方式通常用于读取和写入存储器位置以向/从协处理器读取和写入数据的相同机制。
我不认为以非内存映射方式公开协处理器会更有效率。例如，可能会实现某种虚拟指令，但这不一定会降低开销。我认为，如果不参考架构和实现的细节，就很难对这类事情做出一般性陈述。
也许关于Memory-Mapped IO的维基百科文章将允许您验证您的假设是否正确，因为就CPU而言，协处理器通信几乎只是普通的“设备IO”。