我正在使用测试平台测试8位Ripple Carry Adder的功能,该测试平台尝试每个组合。由于某种原因,在下一个时钟周期中计算A和B的当前值之和。我不确定为什么会发生这种情况。最初,我认为是因为延迟,但是当我改变延迟时仍然会出现错误。这是我的代码:
//one_adder.v
module One_adder(a,b,cin,sum,carry);
output carry,sum;
input a,b,cin;
wire w0,w1,w2;
xor(sum,a,b,cin);
and(w0,a,b);
and(w1,a,cin);
and(w2,cin,b);
or(carry,w0,w1,w2);
endmodule;
//Eight_adder.v
module Eight_adder(A,B,S,Carry);
output [7:0]S, Carry;
input [7:0]A, B;
//wire [7:0]w;
wire overflow;
One_adder add0(.carry(Carry[0]), .sum(S[0]), .a(A[0]), .b(B[0]), .cin(Carry[0]));
One_adder add1(.carry(Carry[1]), .sum(S[1]), .a(A[1]), .b(B[1]), .cin(Carry[1]));
One_adder add2(.carry(Carry[2]), .sum(S[2]), .a(A[2]), .b(B[2]), .cin(Carry[2]));
One_adder add3(.carry(Carry[3]), .sum(S[3]), .a(A[3]), .b(B[3]), .cin(Carry[3]));
One_adder add4(.carry(Carry[4]), .sum(S[4]), .a(A[4]), .b(B[4]), .cin(Carry[4]));
One_adder add5(.carry(Carry[5]), .sum(S[5]), .a(A[5]), .b(B[5]), .cin(Carry[5]));
One_adder add6(.carry(Carry[6]), .sum(S[6]), .a(A[6]), .b(B[6]), .cin(Carry[6]));
One_adder add7(.carry(Carry[7]), .sum(S[7]), .a(A[7]), .b(B[7]), .cin(Carry[7]));
assign overflow= (A[7]&B[7]&~Carry[7]) | (~A[7]&~B[7]&Carry[7]);
endmodule
//tBench.v
//`timescale 1 ns/ 1 ns
module tBench;
wire [7:0]sum;
wire cin, co;
reg[7:0] A, B; // the different combinations
//module Eight_adder(A,B,Cin,S,Cout);
Eight_adder FA(A,B,sum,co);
initial begin
for(A =0; A<255; A=A+1)
begin
#10 // the period in ModelSim: 10ns
for(B=0; B<255; B=B+1)
begin
$display("A=%b,, B=%b,, Sum=%b,,", A,B,{co,sum});
#10
if({co,sum} != (A+B))
$display("Error: A=%b b=%b sum=%b cout=%b\n", A, B, sum, co);
end
end
$finish;
end
endmodule
答案 0 :(得分:1)
您正在以正确的周期计算总和,但是您在不同的时间显示它。将$display
移至$monitor
,如下所示:
initial begin
$monitor("A=%b,, B=%b,, Sum=%b,,", A,B,{co,sum});
for(A =0; A<255; A=A+1)
begin
#10 // the period in ModelSim: 10ns
for(B=0; B<255; B=B+1)
begin
#10
if({co,sum} != (A+B))
$display("Error: A=%b b=%b sum=%b cout=%b\n", A, B, sum, co);
end
end
$finish;
end
答案 1 :(得分:1)
我很惊讶你的总和输出只有Xs。您将执行位反馈回同一个加法器的进位。应该有一个偏移量,因此一个加法器的输出是另一个加法器的输入。
One_adder add0(.carry(Carry[0]), .sum(S[0]), .a(A[0]), .b(B[0]), .cin(1'b0));
...
One_adder add7(.carry(carryout), .sum(S[7]), .a(A[7]), .b(B[7]), .cin(Carry[7]));
对于您的显示消息,您的{co,sum}
正在使用与A
和B
相同的时间戳更新。 verilog调度程序在有机会计算任何内容之前正在评估$display
。您可以在$display
之前添加延迟(就像在执行错误检查时一样),将$display
替换为$strobe
,或在循环之前使用$monitor
。 (您可能需要阅读display vs strobe vs monitor in verilog?)