是否有系统verilog任务返回reg / logic的长度?

时间:2016-03-27 02:05:58

标签: verilog fpga system-verilog synthesis

从C中获得与sizeof()类似的东西会很高兴。不用提及我不希望它是可合成的。

1 个答案:

答案 0 :(得分:4)

$bits(variable)就是你想要的。