Verilog用D Flip Flops中的两个计数器进行除法不起作用

Question

我在下面的模块下有一个正在运行的DFF。

<script src="https://cdnjs.cloudflare.com/ajax/libs/d3/3.4.11/d3.min.js"></script>
<script src="https://cdn.rawgit.com/bjornharrtell/jsts/gh-pages/1.0.2/jsts.min.js"></script>
<svg width=200 height=200>
  <svg>

然而，当我将“D”输入切换到“Qn” - 进行2个计数器时 - 测试平台输出不会显示Q或Qn。它的红色好像出现了错误。

这是完整的代码：

d_flip_flop_edge_triggered DFFT(Q, Qn, C, D);

我是verilog的新手，我猜它是一个语法问题。

Answer 1

检查模拟器中的Q值，因为红色可能意味着X，这表示触发器的数据值未定义，这通常是复位后的情况。

有几种方法可以解决这个问题：

• 使用具有异步复位的触发器
• 为数据触发器添加同步加载

顺便说一下。而不是实例化DFFT，你可以用always写入触发器分频器。此外，wire Qn;不是必需的。