什么是ModelSim输出文件以及如何在ROM上加载hex文件?

时间:2010-08-28 15:20:06

标签: simulation vhdl

我想模拟在ModelSim中使用VHDL设计的微处理器。我想知道模拟的输出文件格式是什么? 我还想在这个Microporcessor的ROM上加载一些HEX文件......我该怎么办? 感谢。

1 个答案:

答案 0 :(得分:2)

当考虑在VHDL或Verilog中模拟事物时,你需要思考,如果你有想要在你手中模拟的硬件。

因此,如果您手中有CPU,则需要将其放在某种PCB上,该PCB具有时钟,电源,CPU的总线,内存以及将在cpu上运行的程序将使用的其他硬件。

VHDL CPU也需要所有这些,但不是物理意义上的。你用VHDL或Verilog制作“PCB”和其他东西。因此,在您可以模拟之前,您需要编写一个测试平台(虚拟环境)。这是您可以放置​​ROM的地方。您可以用VHDL编写虚拟ROM,这样它就会位于CPU的总线上,并在尝试读取时将数据提供给CPU。

模拟的输出可以是你喜欢的任何东西。由于您正在制作测试平台以及连接到CPU总线的设备。由于您正在编写CPU将与之交互的设备,您可以使它们输出文本,或者您甚至可以创建一个虚拟帧缓冲区,它可以模拟连接到CPU总线的图形接口。

您还可以查看CPU内部的信号以及它将在总线上执行的操作,但如果您没有调试CPU本身的VHDL,这可能对您没什么帮助。

另外请记住,像这样的模拟非常非常慢(取决于CPU的复杂性),模拟在这样的CPU上运行的程序可能需要几天时间。因此,如果您对CPU的内部工作(其中的信号)不感兴趣,您应该考虑为您的CPU使用仿真器(如果存在)。

如果您提供有关CPU的更多详细信息以及要在其上运行的程序类型,我可以尝试使用更详细的信息来帮助您。