在Verilog中，解释一下这行代码

Question

请解释一下这行代码的作用

  

指定m_ext [0] = {{5 {m [0] [15]}}，m [0]};

Answer 1

m [0] [15]表示数组元素m [0]的第15个元素。 5 {}表示m [0] [15]的5个副本，最后{}只是串联，所以你应该

m_ext[0] = {m[0][15], m[0][15], m[0][15], m[0][15], m[0][15], m[0]}

基本上我认为你将元素m [0]的第15位扩展了5次

Answer 2

{a，b}表示两个值的串联 和[] []它是多维数组 并且数组相应地以行方式存储