Makefile多个源输出变量扩展

Question

假设CC变量是一个编译命令，我们不需要任何额外的标志。 makefile的简单部分是将main.c和next.c编译为main.o和next.o：

all: main.o next.o

%.o : %.c
    $(CC) $< -o $@

现在假设我想在变量中输出文件：

all: $(OBJ)

OBJ = main.o next.o

%.o : %.c
    $(CC) $< -o $@

当然它不会奏效。我理解为什么，但我无法找到解决方案。你能救我吗？