我是makefile的新手,我想执行几项操作。
我当前的makefile如下:
OBJECTS=radio_listener.o radio_app_comm_func.o
TARGET_EXECUTABLE=radio_listener
# Default target
all: ${TARGET_EXECUTABLE}
# Compile all required .o files this way
%.o: %.c
@echo "Compiling $<"
@gcc -c -g -m32 $< -o $@
# Compile target exe by combining all objects
${TARGET_EXECUTABLE}: ${OBJECTS}
@echo "Linking $@"
@gcc ${OBJECTS} -g -m32 -o $@
# Cleanup rule
clean:
@echo "Cleaning up..."
@rm -f *.o ${TARGET_EXECUTABLE}
@echo "Done."
.PHONY: clean all
1。说我执行'make'。然后在 radio_app_comm_ 类型 .h 中更改MACRO定义。
radio_app_comm_types.h包含在 radio_app_comm_func.h 中。
更改MACRO并再次执行'make'后,我得到“没有什么可以为'所有'做。
显然,我需要告诉我的Makefile,即radio_app_comm_func.h,它依赖于radio_app_comm_types.h。
怎么做?
2。我感兴趣的第二件事是如何使用相同的Makefile,不同的可执行文件。
目前我只有 radio_listener ,但我打算添加 radio_control , radio_server ,这些 h文件还将包括 radio_app_comm_func.h ,以及其他一些h文件(为了使用它们的相关.c文件。
我怎样才能做到这一点? 我正在寻求实现如下流程:
a) 执行 make ,将为每个exe编译所有相关文件,最后将创建3我的不同可执行文件 - radio_listener,radio_control,radio_server
b) 执行生成服务器(例如),将编译所需的所有相关文件仅< / strong>对于 radio_server (包括在 radio_app_comm_types.h 中查找更改),最后只为我创建一个可执行文件 - radio_server
c) 执行 make controller ...编译radio_control等所需的全部内容(我猜你的意思)
我正在研究Ubuntu x64系统,如果这是相关的。
任何帮助将不胜感激。
谢谢。
答案 0 :(得分:2)
这是一个使用高级自动依赖规则的版本,允许构建多个目标。更新顶部附近的标记并在TARGETS
中创建新条目,并创建一个新的xxx_SRC
变量以添加新目标。
如果您希望当前目录中的依赖项文件可以将DEPDIR
更改为.
,或者通过makefile删除对它的引用,无论如何。
TARGETS := exe1 exe2 exe3
DEPDIR = .d
exe1_SRC := foo.c bar.c
exe2_SRC := biz.c boz.c
exe3_SRC := bling.c blang.c
CC := gcc
CFLAGS := -g -O2
CPPFLAGS := -DXXX -I../include
LDFLAGS := -L../lib
LDLIBS := -lfoo -lbar
# ----- Nothing below here needs to be changed
.PHONY: all
all : $(TARGETS)
.SECONDEXPANSION:
# For each target, depend on the .o files for its sources
$(TARGETS): $$(patsubst %.c,%.o,$$($$@_SRC))
$(LINK.c) $^ $(LDLIBS) -o $@
ALLSRC := $(foreach T,$(TARGETS),$($T_SRC))
.PHONY: clean
clean:
rm -f $(TARGETS) *.o $(DEPDIR)/*.d
# -----
# Advanced auto-dependency, from:
# http://make.mad-scientist.net/papers/advanced-auto-dependency-generation/
$(shell mkdir -p $(DEPDIR) >/dev/null)
DEPFLAGS = -MT $@ -MMD -MP -MF $(DEPDIR)/$*.Td
COMPILE.c = $(CC) $(DEPFLAGS) $(CFLAGS) $(CPPFLAGS) $(TARGET_ARCH) -c
POSTCOMPILE = mv -f $(DEPDIR)/$*.Td $(DEPDIR)/$*.d
%.o : %.c
%.o : %.c $(DEPDIR)/%.d
$(COMPILE.c) $(OUTPUT_OPTION) $<
$(POSTCOMPILE)
$(DEPDIR)/%.d: ;
.PRECIOUS: $(DEPDIR)/%.d
-include $(patsubst %,$(DEPDIR)/%.d,$(basename $(ALLSRC)))
答案 1 :(得分:0)
这是一个包含依赖项生成的makefile。
SHELL = /bin/sh
target1 := <first executable name>
target2 := <second executable name>
target3 := <third executable name>
#
# details for target1
#
SRC1 := <list of files for target1
OBJ1 := $(SRC1:.c=.o)
#
# details for target2
#
SRC2 := <list of files for target2
OBJ2 := $(SRC2:.c=.o)
#
# details for target3
#
SRC3 := <list of files for target3
OBJ3 := $(SRC3:.c=.o)
MAKE := /usr/bin/make
CC := /usr/bin/gcc
CP := cp
MV := mv
LDFLAGS :=
DEBUG := -ggdb3
CCFLAGS := $(DEBUG) -Wall -Wextra -pedantic -std=c99 -Wconversion
#CPPFLAGS += =MD
LIBDIRS := -L/usr/lib -L/usr/local/lib
LIBS := -l<library short name> ...
.PHONY: all
all : $(target1) $(target2) $(target3)
#
# link the .o files into the executable
# using the linker flags
# -- explicit rule
#
$(target1): $(OBJ1)
#
# ======= $@ Link Start =========
$(CC) $(LDFLAGS) -o $@ $(OBJ1) $(LIBDIRS) $(LIBS)
# ======= $@ Link Done ==========
#
$(target2): $(OBJ2)
#
# ======= $@ Link Start =========
$(CC) $(LDFLAGS) -o $@ $(OBJ2) $(LIBDIRS) $(LIBS)
# ======= $@ Link Done ==========
#
$(target3): $(OBJ3)
#
# ======= $@ Link Start =========
$(CC) $(LDFLAGS) -o $@ $(OBJ3) $(LIBDIRS) $(LIBS)
# ======= $@ Link Done ==========
#
#
#create dependancy files -- inference rule
#
%.d: %.c
#
# ========= START $< TO $@ =========
$(CC) -M $(CPPFLAGS) $< > $@.$$$$; \
sed 's,\($*\)\.o[ :]*,\1.o $@ : ,g' < $@.$$$$ > $@; \
rm -f $@.$$$$
# ========= END $< TO $@ =========
#
# compile the .c files into .o files using the compiler flags
# -- inference rule
#
%.o: %.c %.d
#
# ========= START $< TO $@ =========
$(CC) $(CCFLAGS) -c $< -o $@ -I.
# ========= END $< TO $@ =========
#
.PHONY: clean
clean:
# ========== CLEANING UP ==========
rm -f *.o
rm -f $(target1) $(target2) $(target3)
rm -f *.d
# ========== DONE ==========
# include the contents of all the .d files
# note: the .d files contain:
# <filename>.o:<filename>.c plus all the dependencies for that .c file
# I.E. the #include'd header files
# wrap with ifneg... so will not rebuild *.d files when goal is 'clean'
#
ifneq "$(MAKECMDGOALS)" "clean"
-include $(DEP)
endif