如何覆盖$ value $ plusargs

时间:2015-12-23 09:10:37

标签: verilog system-verilog

有没有办法通过在代码本身中执行它而不是从模拟器命令传递参数来强制值为$value$plusargs的返回值?

示例情况:我有一个用verilog编写的BFM,它在多个地方调用$value$plusargs。我想限制用户只做一个可以由$value$plusargs控制的特定配置。我无法修改BFM,我也不希望用户控制加号参数。我的想法是,我将编写一个包装器并添加一些代码来强制那些加上参数的特定值。 那么在verilog代码中是否有一种方法可以覆盖/强制value$plusarg的任何特定参数的返回值?

1 个答案:

答案 0 :(得分:0)

LRM中没有任何东西可以让你这样做。但是,您可以编写一个与系统任务/功能同名的PLI例程(即在C / C ++中),这将优先于系统任务/函数使用。如果你以前没有做过PLI应用程序,你应该得到Sutherland的书(0-7923-7658-7)。