为纳米处理器实现“ADD”命令

Question

我不确定这是否是这个问题的正确堆栈交换站点，因为这主要是处理硬件级别

我正在开发一种纳米处理器。它仅用于学习CPU的架构，因此开发使用逻辑门完成并在BASYS2板（FPGA）上进行仿真。

现在我正在开发指令解码器部分，我在制作ADD / SUB动作时感到困惑 对于LOAD，我只需启用必要的寄存器来存储二进制文件中定义的文字并将其发送到该注册表 但是对于ADD，我们需要有2个时钟周期来进行第一次ADD然后存储结果还是我们可以在一个周期内完成它？

Thankx

Answer 1

您应该只需要1个时钟周期，就像加载一样，只要两个操作数都可用，例如，如果您的指令是向工作寄存器添加文字，那么解码器会将工作寄存器输出连接到加法器的一个输入，并且指令位包含另一个输入的文字。加法器的输出将路由到目标，与加载指令相同。