有意的组合循环

Question

我正在设计一些可重构逻辑，就其本质而言，可配置为创建亚稳组合电路。 Chisel可以编译我的电路，但是在运行开始时阻止了我，检测到了组合循环的潜力。

Chisel将此标记为错误非常适合！由于电路的组合性质是有意的，我现在需要关闭错误，以便我可以继续测试电路在一系列有效配置上的行为。我怎么能这样做？

提前感谢您对此事的帮助。

Answer 1

我从gitHub的bug数据库中的一条评论中发现，有一个命令行选项： - noCombLoop。我会尝试这个选项并报告回来。感谢dogngyukim在gitHub上提到这个。