我做了一个make(make rocket和make project),我在make项目中遇到了一个错误,因为我还没有目标板。因此,viva do的项目文件未完全生成。我需要手动添加文件。
火箭处理器的顶级模块(标准配置)在哪里?
答案 0 :(得分:0)
在fpga-zynq中,大多数源位于src / verilog / Top.DefaultFPGAConfig.v中,但src / verilog / rocketchip_wrapper.v是最高级别的文件。
生成Top.DefaultFPGAConfig.v的顶级凿文件位于rocket-chip / src / main / scala / RocketChip.scala。