标签: caching multiprocessing hardware multicore computer-architecture
假设我们有两个CPU,每个都有一个与之关联的L1缓存。 L2缓存由两个CPU共享,它从DRAM请求数据:
erl -pa ebin -pa deps/*/ebin -browser_spy browser_exe "/my/dir" -run bs_example test
让我们说CPU0和CPU1同时发出一个写信号:
这两次写入完成后,这些值会是什么?在L1,L2和DRAM?每个缓存中的状态是什么?