使用Verilog设计具有计数序列的计数器

Question

根据您的身份证号码设计一个带有计数序列的计数器，如下所示：记下您的学生证，追加两个0，然后追加您的身份证，每个数字增加模数10.例如，如果您的学生证是 27273289 ，然后计数序列 272732890038384390 ，然后回到开始。使用DE2板上的Verilog，使用最多5个触发器实现您的设计。使用HEX 在 7段显示上显示结果。我该怎么做？

Answer 1

5个触发器意味着32个状态。您的序列272732890038384390长达19个。

构建一个从0到18的状态机，在完成时循环回0。

然后使用查找表（组合逻辑）将状态解码为输出值。

如果遇到问题，请用代码更新问题，然后我们可以帮助解决编程问题。