Xeon Phi核心的前端如何为其U管和V管分配指令？

Question

根据英特尔的几份文件，据我所知，Xeon Phi的核心每个周期最多可发出2条指令。一个在U型管上，另一个在V型管上。以下文档指出前端以循环方式在多个上下文之间切换。 这两条指令是否来自相同的背景？或者，他们可以来自不同的背景吗？我不认为他们可以，但我还没有找到关于此的详细文件。

  

了解英特尔至强前端的另一个重要事项   Phi协处理器管道是它不发出指令   a中两个时钟周期的相同硬件上下文（硬件线程）   行，即使该硬件上下文是唯一执行的。所以，在   为了达到最大发行率，至少有两个硬件   上下文必须运行。有多个上下文运行，   前端将以循环方式在它们之间切换。

来源：https://software.intel.com/en-us/articles/optimization-and-performance-tuning-for-intel-xeon-phi-coprocessors-part-2-understanding

另外，假设我们有一个向量指令和一个标量指令，前端是否在U-pipe中发出向量，在V-pipe中发出标量，以达到最大发布率？ / strong>我想知道，因为V-pipe只能执行一小部分向量指令，所以实际使用这两个管道会影响问题率。

  

核心是一个2宽处理器，这意味着它可以执行两条指令   每个循环，一个在U型管上，另一个在V型管上。它还包含一个   x87单元在需要时执行浮点指令。

     

...

     

向量单元与核心通信并执行向量   在U或V管道中分配的指令。核心可以执行   每个时钟有两个指令，一个在U型管上，另一个在V型管上。   V-pipe执行指令的子集并受其控制   指令配对规则，这一点很重要   获得最佳处理器性能。

来源：https://software.intel.com/en-us/articles/intel-xeon-phi-core-micro-architecture

Answer 1

处理器将同时向相同硬件上下文中的U和V管道发出。

只有在与该硬件上下文关联的指令流上有合适的U和V管道指令时，才能执行此操作。

因为KNC是有序的，所以每个问题通常只能使用一个管道。