stdlogic在vsim中奇怪地解决了

Question

我想通过执行以下操作来对SPI从站进行基本模拟：

miso_i <= mosi after 24 ns when falling_edge(sclk);
miso_i <= 'L';
miso_oe <=  '1' after 21 ns when ncs = '0' else '0' after 50 ns;
miso <= to_X01(miso_i) when miso_oe ='1' else '0';

使用ModelSim进行模拟时，miso_i仍然以＆＃39; U＆＃39;价值，导致一些＆＃39; X＆＃39;在味噌。两个miso_i驱动程序的解析是否总是导致味噌被正确驱动？