系统verilog中的modport ref声明

Question

我的人这样编码。

在接口文件中，声明为事件call_back_array，事件xxxx，事件yyyyyy。

Interface xxx
 event call_back_array,
 event xxxx,
 event yyyyyy,
...

 modport cb_bus (ref call_back_array,
                 ref xxx,
                 ref yyyy,
....

我无法理解ref的含义是什么。

Answer 1

SystemVerilog接口具有 modports ，用于声明信号的方向。

如果您刚刚在界面中声明了变量/信号，并且声明了 没有 modport，则所有变量/信号都被视为 ref 默认参数。

对于modport，这些信号连接到不同模块的输入，输出或输出端口。

inout端口将被视为ref参数。

有关详细信息，请参阅LRM 1800-2012