如何在Verilog中将一组regs的整数值分配给一组连线? 像这样:
[5:0]tag_in=tag_in_reg;
(tag_in_reg
是一个regs数组,tag_in
是一组数据线)
答案 0 :(得分:1)
您可以使用Verilog assign statement
,它可以帮助您为一组电线分配值。
module test(output [5:0] tag_in_reg);
reg [5:0] tag_in;
assign tag_in_reg=tag_in;
endmodule
答案 1 :(得分:0)
如果我理解正确,您正在寻找一个简单的assign
结构:
assign tag_in = tag_in_reg;