在Riviera-PRO中,如果任何断言失败,如何返回非零退出代码

时间:2015-02-09 17:07:23

标签: system-verilog assertion

如果我的SystemVerilog断言中的任何一个断言在模拟过程中失败,我试图让Riviera-PRO返回非零退出代码。但我似乎无法弄清楚如何从命令行或Tcl脚本中获取它。

有谁知道怎么做?

1 个答案:

答案 0 :(得分:0)

不要将模拟器的退出代码与模拟状态(通过/失败)混淆。对于我所知道的所有模拟器,非零退出代码仅表示运行可执行文件时出现问题(编译错误,内存不足等)。通常通过解析日志文件来确定模拟运行是通过还是失败。