使用UVM从序列中禁用记分板

时间:2015-01-21 02:10:46

标签: system-verilog uvm

我有一个uvm_sequence随机化一个启用位" feature_en"。根据是否启用此位,我想启用/禁用我的记分板。我使用config_db来设置变量,而field_macros会自动将它放在记分板中。

我的问题是,在记分板中,我想使用" feature_en"来保护run_phase中的代码。但是,序列在测试的run_phase中运行,因此,记分板的run_phase首先出现,从而保持feature_en的默认值,而不是将值设置为序列。

我尝试使用 wait(feature_en!= -1)(我已将其设置为int),但我发现feature_en未在记分板中再次采样。

有没有办法在记分板中动态更新feature_en?或者其他任何方式来做到这一点?

2 个答案:

答案 0 :(得分:4)

您可以创建一个专用的uvm_object来执行此操作。例如:

class feature_options extends uvm_object;
    bit sb_enable=0;
    // ...
endclass

在顶级测试平台中实例化它,然后将其放在uvm_config_db中:

// in your top-level testbench:
feature_options f_opt;
initial begin
    f_opt = new("f_opt");
    uvm_config_db#(feature_options)::set(uvm_root::get(), "*", "FEATURE_OPTIONS", f_opt);
end

然后从你自己的记分板和音序器中抓取对象:

// add the class handle in your scoreboard and your sequencer
feature_options my_opt;

// ... inside your scoreboard/sequencer build phase, grab the object
if (!uvm_config_db#(feature_options)::get(this,"","FEATURE_OPTIONS", my_opt)) begin
$display("Ok");
end

在此之后,您可以动态地同步序列和记分板,例如:

// inside your scoreboard run phase
wait (f_opt.sb_enable);

// inside your sequence body()
p_sequencer.my_opt.sb_enable = 1;
// ... do some test, then disable scoreboard
p_sequencer.my_opt.sb_enable = 0; // and so on

答案 1 :(得分:0)

feature_en可以直接打开/关闭,而不是通过config_db打开/关闭 假设您的记分板是一个组件(您的记分板扩展uvm_scoreboard)按顺序:

my_env env;
....
$cast(env, get_sequencer().get_parent().get_parent()); //env.agent.sequencer 
env.sb.feature_en = 1;