从prom加载数据所需的时间

时间:2014-12-24 03:19:09

标签: vhdl verilog fpga vlsi

我正在进行FPGA的多重启动,我发送了一系列命令,在中间我需要从PROM内存加载数据。我正在指定应从中加载数据的地址。所以我的问题是将位文件从内存加载到FPGA架构需要多少个时钟周期?

Reconfiguration of FPGA in ML605 Board:如果您需要更多信息,请点击链接。

谢谢

1 个答案:

答案 0 :(得分:0)

在大多数FPGA中,从主机加载数据是一项耗时的任务,因为它以串行方式加载数据。这意味着存储器的每个位需要至少一个JTAG周期从主计算机传输到FPGA。我知道JTAG在一些先进的Altera FPGA中具有~100MHz的频率,因此,对于大型存储器,可能需要几秒钟才能加载所有内容。