如何在没有实现延迟槽的情况下交叉编译MIPS的源代码

Question

我现在正在尝试交叉编译用于MIPS架构的C代码。 我正在使用我在主机上制作的交叉编译器。我有一块FPGA板，它采用多周期（非流水线）MIPS内核实现。我只是想知道我是否可以在没有延迟槽的情况下编译代码，而是通过GCC保留其他优化。 用于优化的最简单标志-O仍然实现延迟时隙。所以我想知道是否有任何选项可以简单地禁用MIPS交叉编译中的延迟槽。