如何在case语句中实现流水线操作？

Question

always @(posedge clk)

begin

    case (state)
     state 1: begin ... end
     state 2:begin  ...end

     state n:begin  ...end

这是我对verilog代码的case语句的一般结构。如果我要管道这个，我应该怎么做？

还是应该使用多个always块重写我的代码？  我习惯用

来设计管道

always @(*)
begin 
//Combinational block
end 

always@(posedge clk)
if (reset)begin  
..
end
else
begin 
//Move the combinational block outputs to flip flops  
end