验证与RTL设计代码的比率？

Question

在典型的行业Verilog / SystemVerilog IP / SOC设计中，验证码与RTL设计码的比率是多少？

比率可以用代码行（不包括注释）或类似的度量单位给出。

解释

• RTL设计代码 - 将被合成到最终芯片的FPGA / ASIC门中的代码
• 验证码 - 用于验证RTL设计代码功能的代码，包括测试环境，检查，随机化和功能覆盖

动机：

这个问题的动机是我正在对验证错误数量与RTL设计错误进行调查。我希望错误的数量与代码大小相关。因此，如果验证的比例：设计错误远远高于代码大小比率，这可能表明验证方法存在更大的问题。