为什么wire和reg需要间隔符号而不是verilog中的大小？

Question

基本arg如下所示：输入线[3：0] in1

为什么我们需要设置间隔[3:0] in1而不是4'in1？

在其他地方找到答案我没有运气。

Answer 1

嗯，诚实的回答是它只是因为Verilog specification。然而，范围表示法可以让您做一些有趣的黑客攻击，例如只选择有限的范围： [3:1]或撤消选择顺序[1:3]。