SystemC和Verilog之间的公共头文件

Question

我有一个使用Verilog和C的应用程序（准确地说是SystemC）。我想看看是否有办法让一个可以在整个应用程序中使用的公共头文件？

这样：

#define FOO 4

不必在另一个verilog文件中重复

`define FOO 4

Answer 1

一些模拟器允许您在编译期间从命令行定义宏，并将定义传递给SystemC和Verilog。如果支持，请查看您的模拟器手册，它应该与+define+FOO=4 -defineall FOO=4类似。

另一种方法是创建一个脚本，为您生成转换的标题。这样您只需维护一个文件。如果您还想在SystemVerilog和SystemC之间共享struct，typedef和enum，则此方法会更好。

Answer 2

我认为它们是不同的语言。很难使公共文件直接使用。但是你可以有一个共同的源代码并使用脚本为你生成头文件。