在Verilog中,索引后的加号/减号是什么?

时间:2014-01-07 21:39:41

标签: arrays verilog

例如,在这里:

a = b[16:0] + c[0+:WIDTH];

+号是做什么用的? 假设b是16'h1234而c是16'ABCD。

1 个答案:

答案 0 :(得分:2)

reg1 [a +:b]表示以“a”开头,增量索引直到“b”单元格。

reg1 [a-:b]表示以“a”开头,递减指数直到“b”为止。

所以

reg1 [0+:8]相当于reg1 [0:7]

reg1 [7-:8]相当于reg1 [7:0]