Vivado,为自定义AXI Perh添加中断

时间:2013-12-08 14:56:15

标签: hardware vhdl fpga xilinx

我正在迁移到使用Vivado,并希望在我的自定义AXI perph中添加中断生成。在ISE中,我之前使用AR记录中给出的模板之一(http://www.xilinx.com/support/answers/51138.htm)完成了此操作。在Vivado实现这一目标的最佳方法是什么?,我是否需要以类似的方式将中断信号端口和控制器IP添加到AXI perph中?

只是用一个简单的例子说明我想要实现的目标: 1)向AXI perph发送两个号码 2)执行某些操作(即添加)并将结果放入结果寄存器中 3)在perh中产生一个中断,告诉CPU结果准备就绪。

关于这个主题的文档非常稀少

到目前为止,我已经启用了Zynq系统上的Core0-nIRQ端口,我只是不知道从定制的AXI perh接口这个端口的中间步骤。

萨姆

1 个答案:

答案 0 :(得分:0)

如果您使用的是Vivado的“创建和打包IP”,请单击外围设备上的“启用中断支持”复选框。

您已经在Zynq端启用了中断,所以现在您应该可以连接它们了。

我发现整个“创建块设计”GUI很烦人,所以我只使用HDL来定义顶层和Vivado tcl脚本来自动执行coregen运行。