Verilog宏扩展

时间：2013-10-15 22:03:20

标签： macros verilog system-verilog

是否有任何工具（例如，ncverilog，VCS，synplify，vivado等）可以让您看到Verilog或SystemVerilog宏的扩展输出？

我即将编写一个脚本来解析宏并手动展开它们，以便调试其他人编写的一些宏。如果有一些工具可以做到这一点，我很乐意使用该工具。

1 个答案:

答案 0 :(得分：1)

VCS-DVE允许您在调试会话中展开宏，只需单击要查看的宏旁边的+：

enter image description here

相关问题
最新问题