我正在将自定义处理器架构实现到FPGA中，一旦设计和老化完成，我想通过内置的8位并行接口提供简单的命令来测试它。 / p>
显然，我打算编写一个能够在PC端指导它的程序，理想情况下，处理器本身处理接口的每个逻辑概念。也就是说，PC端和芯片上的并行总线架构之间没有支持芯片或架构。
问题是，是否可以断言对并行接口的所有引脚的控制？理想情况下，我会使用Acknowledge和Select引脚在测试程序和芯片之间创建自定义握手协议 - 两者中的哪一个高或低相结合将决定处理器内核在引脚D0处对数据流的操作 - 7。
我已经阅读过使用inpout32.dll来命令并行端口，但这样做是否允许“引擎盖下”访问端口的所有功能，或者只是提供一种方法来使用它进行通信，隐藏所有其他功能功能还是自动化？
我意识到我可以轻松地将一个功能强制执行并作为一个缓冲器实现一个微控制器 - 也就是说，USB将数据传输给它并让它处理传输吞吐量本身的逻辑实现，但我宁愿拥有界面完全由计算机控制。