我正在使用一个ASIC模拟器（vcs），它采用了许多不同的语言（在我们的例子中是Verilog，VHDL，Vera，C和Tcl），并将它们全部编译成C可执行文件。
这一切都很棒，直到它的核心转储与一个神秘的堆栈跟踪。调试此问题的最佳方法是什么？
答案 0 :(得分：1)
如果您已经查看了堆栈跟踪，那么我怀疑您已经从核心文件中收集了大部分信息。特别是如果你不熟悉如何实现模拟器，它听起来不像你。
我会说这个工具是错误的，你应该让供应商负责。即使您提供的输入存在问题，倾倒核心也不是一个好的反应。
但是，如果您想尝试进一步分析问题，一个建议是从一些更简单的ASIC设计版本开始，然后逐步进行更改，确保在每组更改后仍能正常工作。这样，您可以缩小导致问题的系统的特定部分，并且可能允许您修复它或向您的供应商提交更具体的错误报告。
当然，这假设你可以回到可行的东西，但我希望你在设计过程中至少测试过几次，并且你有某种版本控制（或至少备份）。