后路线模拟中的警告

时间:2013-03-26 14:53:57

标签: vhdl

这是警告:

                Expected := 1.602 ns; Observed := -960.942 ns; At : 1.231 ns
at 1231 ps(3), Instance /qw/uut/matrixinput_88/ : Warning: /X_FF PULSE

                       WIDTH High VIOLATION ON CLK;

观察到的和预期的值是什么?他们的意思是什么 !?观察到的是负值!!

此流程代码介于

之间
if(rising_edge(clk)) then
end if;

我只想知道这些价值观的含义..谢谢

1 个答案:

答案 0 :(得分:0)

这意味着您的时钟脉冲宽度必须至少为1.602ns。错误发生在1.231ns进入模拟。

观测值为-960 + ns(即在模拟开始之前)的事实让我觉得在某个时间检查中存在一个错误!