未初始化的输入信号isim

Question

我遇到以下情况

我正在为uart设计一个vhdl项目。有两个组件，即uart_rx.vhd和uart_tx.vhd。

我认为uart_tx在接收到值'0'时最初进入Mark状态以发出信号：ready。信号 Ready未初始化，即ready ='U'。

uart_tx等待来自uart_rx.vhd的输入。一旦uart_tx从uart_rx收到'0'，FSM就会转到Start而不是Mark。

这是我使用过的算法：

if ready = o
    state <= Mark
else
    state <= Start

Answer 1

编写测试平台并准备好初始化：

signal ready : std_logic := '0';