vhdl - 如何确定逻辑单元和MLUTS的数量

我假设您正在使用Xilinx FPGA，我不确定为什么每个组件只获得1个MLUT，但我会尝试解释。

理解这一点的一个简单方法是理解逻辑单元包含单个查找表（LUT），而MLUT只是具有存储器功能的LUT。每个LUT能够为一组6输入（对于后来的Xilinx FPGA系列）输出1位。因此，对于每个1位输出，您将需要一个LUT。

B）R3要求32个逻辑单元各自实现一个RC加法器，在ROM模式下使用1进位和1个MLUT。

C）减法器和加法器在ROM模式下使用1个MLUT需要16个逻辑单元

很容易落入上述类别。

现在，让我们看一下特殊情况：

A）寄存器R0至R2总共需要32个逻辑单元，每个单元使用在移位寄存器中操作的1个MLUT实现3级移位寄存器。模式。

消耗32个逻辑单元，因为它在Xilinx MLUT中使用特殊操作模式，这是一个移位寄存器。

D）比较器在ROM模式下需要16个逻辑单元和1个MLUT。

比较器需要16个逻辑单元，因为每个级的结果都取决于前一级，就像加法器一样。因此，您需要其中的16个来正确地比较结果。

必须注意的是，以上描述仅适用于Xilinx FPGA，而不适用于其他公司的FPGA。其他公司的FPGA采用不同的设计方法，无法直接翻译或比较。

我建议您阅读Xilinx的资源网站，了解LUT和CLB的构建方式。这应该会让你更好地理解。

希望这有帮助。