是否可以为RTL创建基于HW的合成器？

Question

我想到构建一个基于专用硬件的synthesis工具，以加速RTL的开发。

1. 有没有合成RTL的基于硬件的平台？
2. 可以近似估计与Synopsis工具
相比有多快

---

我们的想法是进行vhdl / verilog / netlist合成器的引导，这是一个在HW中实现大型状态机的平台，可以使所有RTL敏感（Writing a compiler in its own language显示SW世界的近距离概念）。

Answer 1

与往常一样，当问题预设为“在硬件中执行”时，答案始终必须是“显示硬件将修复哪些瓶颈以及 “。直到你能够很好地理解这个问题，不仅仅是为了解决这个问题，而是一种疯狂的想法。

正如另一个人所指出的那样 - 如果它是合情合理的（在经济上），就会有足够大的市场让沮丧的工程师等待合成完成它已经存在。

如果只是为了一个有趣的项目，那么肯定，有它：）

Answer 2

这是关于该主题的最新thesis，作者也写了book。考虑到硬件开发的成本，这可能在今天不实用。

Answer 3

这是一个非常有趣的想法，为了回答你的第一个问题，我很确定现有的商品没有这样的产品。

然而，您应该知道合成工具非常复杂。创造你想要的东西将是很多工作，我会说，即使是可行性研究（其中包括其他问题，应该回答你的第二个问题）对于硕士论文来说也足够了。

就像马丁所说，有很多令人沮丧的工程师在那里设计需要花费数小时来合成（我就是其中之一！）。 Altera和Xilinx的综合工具仍然非常糟糕地使用我的计算机中的六核处理器，特别是如果我不进行任何设计分区。这使我相信并行化合成过程并不容易，尽管我倾向于高估大公司的工程师。