makefile符号$ ^是什么意思？

Question

生成文件：

$(TARGET): $(OBJ)
    $(GCC) $(LDFLAGS) -o $@ $^ 

在make文件中，$@和$^到底做了什么？

Answer 1

$^是用于构建其他内容的依赖文件集。

$@是要构建的目标的名称。

请参阅http://www.gnu.org/software/make/manual/html_node/Automatic-Variables.html

Answer 2

$ @是目标的名称。当目标是模式而不是固定时，这非常有用。

$ ^是导致规则执行的先决条件的名称。