Question

我一直在线阅读verilog代码，并在许多代码示例中都注意到了这一点。每当需要来自硬件源（例如按下按钮）的输入时，输入被复制到触发器，然后与输入的反相进行AND运算。我不知道这是否有多大意义，但在代码中它是：

input btn;
reg dff1, dff2;
wire db_tick;

always @ (posedge clock) dff1 <= btn;
always @ (posedge clock) dff2 <= dff1;

assign db_tick = ~dff1 & dff2;

然后db_tick用作按下按钮。

在某些情况下，它也可用作上升沿检测器，但不能使用always@(posedge signal)

轻松实现上升沿检测器

Answer 1

它被称为单稳态多谐振荡器，或者，特别是数字电路，是一次性的。该电路的目的是将边沿变为单周期脉冲。

当直接连接到物理开关时，它可以是一种实现开关去抖动的方法，但这对它来说并不是很好用。没有更多的上下文，很难说代码中的意图是什么。

Answer 2

这提供了与时钟域同步的边缘检测。我没有看到任何去抖动，在边缘检测之前还包括2个元稳定性触发器是很常见的。

input a;

reg [2:0] a_meta;
always @(posedge clk or negedge rst_n) begin
  if (~rst_n) begin
    a_meta <= 3'b0 ;
  end
  else begin
    a_meta <= {a_meta[1:0], a};
  end
end

// The following signals will be 1 clk wide, Clock must be faster than event rate.
// a[2] is the oldest data,
//   if new data (a[1]) is high and old data low we have just seen a rising edge.
wire a_sync_posedge = ~a_meta[2] &  a_meta[1];
wire a_sync_negedge =  a_meta[2] & ~a_meta[1]; 
wire a_sync_anyedge =  a_meta[2] ^  a_meta[1]; //XOR

为什么每次按下按钮时都使用这种2 DFF方法？

2 个答案: